新安裝Vivado之后，無法通過雙擊打開.xpr工程文件
1、新建txt文檔 ，重命名為 xpr注冊表修復.reg 文件
2、將以下代碼復制到 xpr注冊表修復.reg 文件中，并按照vivado實際安裝路徑修改內容
Windows Registry Editor Version 5.00
[HKEY_CLASSES_ROOT\.xpr]
@="Vivado.Project.1"
[HKEY_CLASSES_ROOT\Vivado.Project.1\Shell\Open\Command]
@="D:\\Xilinx\Vivado\2018.3\bin\unwrapped\win64.o\vvgl.exe D:\\Xilinx\Vivado\2018.3\bin\vivado.bat \"%1\""
3、編輯完成后，保存并退出，雙擊運行即可
本文主要介紹HLS案例的使用說明，適用開發環境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx SDK 2017.4。
Xilinx Vivado HLS（High-Level Synthesis，高層次綜合）工具支持將C、C++等語言轉化成硬件描述語言，同時支持基于OpenCL等框架對Xilinx可編程邏輯器件進行開發，可加速算法開發的進程，縮短產品上市時間。
本次案例用到的是創龍科技的TLZ7x-EasyEVM-S開發板，它是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設計的異構多核SoC評估板，處理器集成PS端雙核ARM Cortex-A9 + PL端Artix-7架構28nm可編程邏輯資源，評估板由核心板和評估底板組成。核心板經過專業的PCB Layout和高低溫測試驗證，穩定可靠，可滿足各種工業應用環境。
TLZ7x-EasyEVM-S評估板
TLZ7x-EasyEVM-S評估板評估板接口資源豐富，引出千兆網口、雙路CAMERA、USB、Micro SD、CAN、UART等接口，支持LCD顯示拓展及Qt圖形界面開發，方便快速進行產品方案評估與技術預研。
HLS基本開發流程如下：
HLS案例目錄詳細說明如下表。
表 1
目錄 | 目錄 | 文件/目錄 | 說明 |
hls_ip_demo | bin或 hw/bin | xxx_xc7z010.bin/xxx_xc7z010.bit | xc7z010 PL端IP核測試可執行文件 |
xxx_xc7z020.bin/xxx_xc7z020.bit | xc7z020 PL端IP核測試可執行文件 | ||
project或 hw/project | xxx_xc7z010 | xc7z010 PL端IP核測試Vivado工程 | |
xxx_xc7z020 | xc7z020 PL端IP核測試Vivado工程 | ||
sw | bin | PS端IP核測試裸機可執行文件 | |
project | PS端IP核測試裸機工程 | ||
vivado_hls | ip_package | xxx.zip | IP核 |
project | solution | 仿真方案 | |
src | HLS工程源碼 | ||
test_bench | HLS工程仿真程序或測試文件 | ||
vivado_hls.app | HLS工程文件 |
HLS詳細開發說明可參考產品資料如下文檔。
本章節以產品資料“4-軟件資料\Demo\FPGA-HLS-demos\”目錄下的led_flash案例為例，演示HLS開發流程。此案例的功能是由PL端控制評估底板的LED2進行閃爍。
在此之前，請將對應案例目錄拷貝至Windows非中文路徑下。
備注：Windows路徑有長度限制，路徑太長將會導致工程打開出錯。
在進行本文如下操作前，請先按照調試工具安裝文檔安裝Xilinx Vivado開發工具包。本文默認使用創龍科技的TL-DLC10下載器進行操作演示。
雙擊桌面如下圖標打開Xilinx Vivado HLS 2017.4，并在彈出的界面中點擊“Open Project”選擇案例“vivado_hls\project\”目錄，然后點擊“確定”導入HLS工程。
圖 1
圖 2
圖 3
亦可新建HLS工程，并使用C/C++等語言進行程序編寫。
仿真程序位于Test Bench目錄下，用于驗證Source目錄下的HLS工程源碼。
導入HLS工程后，點擊(Run C Simulation)進行編譯與仿真。
圖 4
彈出如下界面，勾選“Launch Debugger”，并點擊OK。
圖 5
編譯完成后，即可全速或單步運行進行仿真。
圖 6
本小節演示將C/C++等程序綜合成為RTL設計，并生成綜合報告。
點擊界面右上角Synthesis返回至工程界面，然后點擊開始進行綜合。
圖 7
圖 8
綜合完成后，報表文件將自動打開。
圖 9
通過報表文件可查看本設計的時延、資源占用等信息。
圖 10
綜合完成后，點擊生成IP核。
圖 11
圖 12
圖 13
運行完成后，將會在案例“vivado_hls\project\solution1\impl\ip\”目錄下生成IP核。
圖 14
圖 15
進入案例“hls_ip_demo\project\”或“hls_ip_demo\hw\project\”對應平臺PL端IP核測試Vivado工程目錄，雙擊.xpr文件打開工程，工程默認已添加待測試的IP核。
圖 16
如需自行導入IP核，請參考如下步驟。
圖 17
圖 18
圖 19
圖 20
圖 21
圖 22
點擊Vivado界面左側的“Generate Bitstream”選項，在彈出的界面中點擊OK進行PL端IP核測試Vivado工程編譯。
圖 23
圖 24
編譯完成后，將會在工程“led_flash.runs\impl_1\”目錄下生成.bit和.bin格式可執行文件。
圖 25
參考PL端案例開發手冊說明加載PL端.bit格式可執行文件，即可看到評估底板的LED2進行閃爍。